Detail Course

FORMAL MODELING AND VERIFICATION

TI & Perangkat LunakRekayasa Perangkat Lunak

Jumlah Section

6 section

Jumlah Modul

20 modul

Estimasi

920 menit

Deskripsi Course

Course ini memperkenalkan konsep dan praktik Pemodelan dan Verifikasi Formal dalam rekayasa perangkat lunak. Anda akan mempelajari dua pendekatan utama: Cleanroom Software Engineering, yang menekankan pencegahan cacat dan verifikasi matematis sebelum pengujian, serta Metode Formal yang menggunakan notasi matematika berbasis set theory dan logika untuk spesifikasi yang presisi. Course ini akan membekali Anda dengan pemahaman mendalam tentang teknik-teknik yang dapat membantu membangun perangkat lunak dengan keandalan tinggi dan tingkat kegagalan yang sangat rendah.

Yang akan kamu pelajari

  • Memahami mengapa pendekatan formal diperlukan dalam rekayasa perangkat lunak.
  • Mengidentifikasi manfaat utama dari pemodelan dan verifikasi formal.
  • Membedakan antara verifikasi formal dan pengujian konvensional.
  • Menjelaskan bagaimana Cleanroom Software Engineering memanfaatkan pemrograman terstruktur.
  • Memahami konsep refinement bertahap untuk fungsi dan data dalam Cleanroom design.
  • Mengidentifikasi bagaimana abstraksi data digunakan untuk desain data yang kokoh.